Diseño de Switches para Aplicaciones de RF

Índice de contenidos

Capítulo 1: Introducción

1.1 Introducción

1.2 Características de los Switches

1.3 Implementación de Switches

1.4 Topologías de Switches

1.4.1 Topología Serie T/R Switch SPDT

1.4.2 Topología Serie-Paralelo T/R Switch SPDT

1.4.3 Topología Asimétrica

1.4.4 Topología Diferencial

1.4.5 Resumen de las Características de las Topologías de Switches

1.5 Switches con Transistores MOS

1.5.1 Transistor Bulk NMOS

1.5.2 Transistor nMOS Triple Well

1.6 Técnicas Empleadas en Swicthes T/R

1.6.1 Optimización de las Dimensiones de los Dispositivos

1.6.2 Reducción de Is Mediante Transistores Asimétricos

1.6.3 Minimización o Maximización de la Resistencia del Substrato

1.6.4 Cuerpo Flotante (Body Floating)

1.6.4.1 Transistores nMOS Bulk. Usando LC –tuned body

1.6.4.2 Transistores nMOS triple well

Capítulo 2: Definición de Parámetros

2.1 Pérdidas de Inserción

2.2 Pérdidas de Aislamiento

2.3 Linealidad

2.4 Punto de compresión 1 dB

2.5 Intermodulación

2.6 Figura de Ruido

2.7 Excursión de la Tensión de Salida

2.8 Velocidad de Conmutación

Capítulo 3: Modelado de Dispositivos Integrados 90nm

3.1 Modelado de Transistores MOS

3.1.1 Determinación de Redes Completas

3.1.2 Determinación de Estructuras RC

3.2 Determinación de Modelos de los Transitores de RF

3.2.1 Switch nMOS bulk en Serie (snb)

3.2.2 Switch nMOS Triple Well en Serie (snt)

3.2.3 Switch pMOS en Serie (sp1)

3.2.4 Switch pMOS en Serie (sp4)

3.2.5 Switch CMOS (nMOS bulk) en Serie (scb)

3.2.6 Switch CMOS (nMOS triple Well) en Serie (sct)

3.3 Extracción de Parámetros de Switches en Serie

3.3.1 Switch On

3.3.2 Switch Off

3.4 Extracción de Parámetros de Switches en Paralelo

3.4.1 Switch On

3.4.2 Switch Off

3.6 Modelado de Resistencias de Polisilicio

3.7 Modelado de Condensadores MIMS

Capítulo 4: Modelado de Switches

4.1 Switch entre dos Puertos

4.1.1 Pérdidas de Inserción

4.1.2 Pérdidas de Aislamiento

4.2 Switch con Transistor nMOS bulk

4.2.1 Pérdidas de Inserción

4.2.2 Pérdidas de Aislamiento

4.2.3 Puerta Flotante

4.2.4 Pérdidas de Inserción con transistor nMOS Bulk Simplificado

4.3 Switch con Transistor nMOS Triple well

4.3.1 Pérdidas de Inserción

4.3.2 Pérdidas de Aislamiento

4.4 T/R Switch Ideal

4.4.1 Pérdidas de Inserción

4.4.2 Pérdida de Aislamiento

4.4.3 Problema de Diseño

4.5 T/R Switch con Transistores nMOS bulk

4.5.1 Pérdidas de Inserción

4.5.2 Pérdidas de Aislamiento

4.6 T/R Switch Serie-Paralelo Ideal

4.6.1 Pérdidas de Inserción

4.6.2 Pérdidas de Aislamiento

4.7 T/R Switch Asimétrico

4.8 T/R/LB Switch Ideal

4.8.1 Modo de Funcionamiento Transmisión (TX)

4.8.2 Modo de funcionamiento Recepción (RX)

4.8.3 Modo de Funcionamiento (LB_test)

4.8.4 Modo de Funcionamiento En espera

4.8.5 T/R/LB simétrico

4.9 Diseño T/R/LB Ideal

4.10 T/R/LB con Transistores MOS triple well

Capítulo 5: Diseño de Switches

5.1 Especificaciones de Diseño

5.2 Señales de Control

5.2.1 Modo de Funcionamiento RX

5.2.2 Modo de Funcionamiento TX

5.2.3 Modo de Funcionamiento Bucle de Prueba LB_test

5.3 Topologías de Switches Diseñadas

5.4 Topología Serie-Paralelo con Transistores nMOS bulk (snbcm)

5.4.1 Dimensionado y Polarización del Transistor nMOS bulk

5.4.2 Modo de Funcionamiento TX

5.4.3 Modo de Funcionamiento RX

5.5 Topología Serie con transitores nMOS bulk (snbcms)

5.5.1 Dimensionado y Polarización del Transistor nMOS bulk

5.5.2 Modo de Funcionamiento TX

5.5.3 Modo de Funcionamiento RX

5.6 Topología Serie-Paralelo nMOS bulk (snbcmis)

5.6.1 Dimensionado y Polarización del Transistor nMOS bulk

5.6.2 Modo de Funcionamiento TX

5.6.3 Modo de Funcionamiento RX

5.7 Serie-Paralelo con transistores nMOS triple well (sntcm)

5.7.1 Dimensionado y Polarización del Transistor nMOS Triple Well

5.7.2 Modo de Funcionamiento TX

5.7.3 Modo de Funcionamiento RX

5.8 Serie con Transistores nMOS triple well (sntcms)

5.8.1 Modo de Funcionamiento TX

5.8.2 Modo de Funcionamiento RX

5.9 Serie-Paralelo con Transistores CMOS, nMOS bulk (scbcm)

5.9.1 Modo de Funcionamiento TX

5.9.2 Modo de Funcionamiento RX

5.10 Serie con CMOS nMOS bulk (scbcms)

5.10.1 Modo de Funcionamiento TX

5.10.2 Modo de Funcionamiento RX

5.11 Serie-Paralelo con CMOS, nMOS Triple well. (sctcm)

5.11.1 Dimensionado y Polarización del Transistor nMOS triple well

5.11.2 Modo de Funcionamiento TX

5.11.3 Modo de Funcionamiento RX

5.12 Serie con CMOS, nMOS Triple well (sctcms)

5.12.1 Modo de Funcionamiento TX

5.12.2 Modo de Funcionamiento RX

5.13 Diseño con LB_test (suf)

5.13.1 Modo de Funcionamiento TX

5.13.2 Modo de Funcionamiento RX

5.13.3 Modo de Funcionamiento LB_test

5.14 Diseño con LB_test (sui)

5.14.1 Modo de Funcionamiento TX

5.14.2 Modo de Funcionamiento RX

5.14.3 Modo de Funcionamiento LB_test

Capítulo 6: Diseño de Bloques Auxiliares

6.1 Diseño de Lógica de Control

6.1.1 Diseño de Puerta NOR

6.1.2 Simulación Temporal

6.1.3 Función de Transferencia

6.2 Diseño de Inversor y Buffer

6.3 Generador de Tensión de Modo Común

Capítulo 7: Comparación de Resultados y Conclusiones

7.1 Comparación de Resultados

7.1.1 Pérdidas de Inserción y Aislamiento. Parámetros S12, S13 y S23

7.1.2 Coeficientes de Reflexión. Parámetros S11, S22 y S33

7.1.3 Manejo de Potencia. P1dB

7.1.1 Linealidad. IP3

7.2 Concluiones

7.3 Futuras Investigaciones

Objetivos y temas de la investigación

El presente trabajo se centra en el diseño, modelado y optimización de conmutadores (switches) integrados en tecnología CMOS de 90nm para aplicaciones de Radiofrecuencia (RF), enfocándose en mejorar parámetros críticos como las pérdidas de inserción, el aislamiento y la linealidad en sistemas de transceptores TDD.

• Análisis y modelado de transistores MOS y componentes integrados (resistencias y condensadores).
• Implementación de diversas topologías de switches (Serie, Serie-Paralelo, Diferencial, Asimétrica).
• Optimización mediante técnicas de diseño como el uso de cuerpo flotante (body floating) y transistores asimétricos.
• Comparación de resultados entre modelos analíticos (Matlab) y simulaciones físicas (Spectre).
• Diseño de bloques auxiliares (lógica de control y generadores de tensión) para la integración del sistema final.

Auszug aus dem Buch

Resumen de los capítulos

Capítulo 1: Introducción: Presenta el contexto histórico de la tecnología y la necesidad actual de sistemas integrados en dispositivos móviles, introduciendo la función de los switches en transceptores RF.

Capítulo 2: Definición de Parámetros: Establece las figuras de mérito fundamentales para evaluar el desempeño de un switch, incluyendo pérdidas de inserción, aislamiento, linealidad e intermodulación.

Capítulo 3: Modelado de Dispositivos Integrados 90nm: Detalla el proceso de modelado de transistores MOS, resistencias y condensadores en tecnología de 90nm para su posterior uso en diseños de conmutadores.

Capítulo 4: Modelado de Switches: Desarrolla el análisis analítico y matemático de diversas topologías de conmutadores, desde modelos ideales hasta implementaciones con transistores reales.

Capítulo 5: Diseño de Switches: Muestra la aplicación práctica de los modelos estudiados, presentando el diseño y dimensionado de múltiples topologías de conmutadores con sus resultados de simulación.

Capítulo 6: Diseño de Bloques Auxiliares: Describe el desarrollo de los circuitos necesarios para gestionar el funcionamiento de los switches, incluyendo lógica de control y generación de tensiones.

Capítulo 7: Comparación de Resultados y Conclusiones: Evalúa y compara el rendimiento de las distintas topologías diseñadas, extrayendo conclusiones sobre su eficiencia y proponiendo vías para investigaciones futuras.

Palabras clave

CMOS, 90nm, Radiofrecuencia, RF, Switch, Transistor NMOS, Pérdidas de Inserción, Aislamiento, Linealidad, Modelado, Transceptor, Integración, Análisis analítico, Matlab, Spectre.

Preguntas frecuentes

¿Cuál es el propósito principal de esta tesis de máster?

El propósito es el diseño y modelado de switches integrados de RF en tecnología CMOS de 90nm, analizando diversas topologías para optimizar parámetros como el aislamiento y las pérdidas de inserción.

¿Qué tecnologías de transistores se evalúan en el trabajo?

Se evalúan transistores nMOS bulk, nMOS Triple Well, pMOS y configuraciones CMOS, optimizados para aplicaciones de radiofrecuencia.

¿Qué metodología científica se aplica para el diseño?

La metodología incluye el modelado analítico mediante cálculo simbólico en Matlab, seguido de la simulación de circuitos en Spectre para verificar los resultados y ajustar las dimensiones de los dispositivos.

¿Cuáles son los principales retos en el diseño de switches de RF?

Los retos incluyen lograr un alto aislamiento en estado "off" y bajas pérdidas de inserción en estado "on", gestionando las capacidades parásitas y la linealidad en frecuencias de trabajo de GHz.

¿Cómo se garantiza que el diseño funcione correctamente en diferentes estados de transmisión/recepción?

Mediante el diseño de una lógica de control adicional que utiliza puertas NOR para gestionar las señales de conmutación de forma automática según el modo de operación requerido.

¿Por qué se destaca el uso del modelo "Triple Well"?

El modelo "Triple Well" proporciona un mejor aislamiento respecto al sustrato de tipo P en comparación con el nMOS bulk convencional, lo que reduce el ruido y permite un control de polarización más preciso.

¿Qué importancia tiene el modelado de resistencias de polisilicio y condensadores MIMS?

Es esencial porque estos componentes pasivos no son ideales en altas frecuencias; su modelado preciso es crítico para que la predicción analítica coincida con la simulación física real.

¿Qué concluye el autor sobre las configuraciones diferenciales?

Se concluye que, aunque aumentan la complejidad del diseño, las topologías diferenciales ofrecen mayor inmunidad a variaciones de tensión y ruido, siendo superiores en linealidad.